PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-250885

(43)Date of publication of application: 14.09.2001

(51)Int.CI.

H01L 23/12 H01G 4/33 H01G 4/12 H05K 1/05 H05K 1/09 H05K 1/16

(21)Application number: 2000-063282

(22)Date of filing:

03.03.2000

(71)Applicant:

HITACHI LTD

(72)Inventor:

MATSUZAKI EIJI SHIGI HIDETAKA


ABE YOICHI MATSUSHIMA NAOKI HASEBE TAKEHIKO

(54) CIRCUIT SUBSTRATE WITH BUILT-IN CAPACITOR AND SEMICONDUCTOR DEVICE USING THE SAME (57)Abstract:

PROBLEM TO BE SOLVED: To provide a circuit substrate with a built-in capacitor, where a high dielectric layer consisting of perovskite structural oxide or the like is used and an Fe-base conductive member is used as a base substrate, at a low cost.

SOLUTION: A first conductive layer formed of a high melting point metal such as Cr, a second conductor layer with a layer formed of conductive oxide or noble metal, a dielectric layer and a third electrode layer are laminated one by one on a base substrate consisting of an Fe-base conductive member, and a capacitor is formed. After a capacitor is formed, a base substrate is processed and a via electrically connecting front and rear surfaces is formed, thus obtaining a circuit substrate which is proper for an interposer. A capacitor is used as a decoupling capacitor by connecting a first electrode formed of a base substrate to a ground terminal and a counter electrode to a power supply terminal.

【図1】



1.5ペースが伝。で一部1の領域体理。 3一部2の存電体理 4・機能体理。 5・次 の理算景。 6一分2の電差層 40---キャバンタ。 1005・・・世級部長

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-250885 (P2001-250885A)

(43)公開日 平成13年9月14日(2001.9.14)

(51) Int.Cl. ⁷		讚別記号		F I				テーマコード(参考)				
H01L	23/12			H 0	1 G	4/12		394	4E351			
H01G	4/33			H 0	5 K	1/05		Α	5 E 0 O 1			
	4/12	394						Z	5 E O 8 2			
H05K	1/05					1/09		С	5 E 3 1 5			
				1/16				D				
			審查請求	未請求	請求	項の数8	OL	(全 13 頁)	最終頁に続く			
(21)出願番号		特顧2000-63282(P2000-63282)		(71)	出願人	00000	5108					
						株式会	社日立	製作所				
(22)出顧日		平成12年3月3日(2000.3.3)				東京都	8千代田	区神田駿河台	四丁目6番地			
				(72)	発明者	松崎	永二					
						神奈川	県横浜	県横浜市戸塚区吉田町292番地 株				
						式会社	上 日立製	日立製作所生産技術研究所内				
				(72)	発明者	志儀	英孝					
						神奈川県横浜市戸塚区吉田町292番地 株						
					式会社	式会社日立製作所生産技術研究所内						
				(74)	代理人	10007	5096					

最終頁に続く

(54) 【発明の名称】 キャパシタ内蔵回路基板及びそれを用いた半導体装置


(57)【要約】

【課題】ペロブスカイト構造酸化物等からなる高誘電体層を用いたキャバシタを内蔵し、かつFeを主成分とする導電性部材をベース基板に用いた回路基板を低コストで提供する。

【解決手段】F eを主成分とする導電性部材からなるベース基板上に、C r 等の高融点金属からなる第1の導電体層、導電性酸化物あるいは貴金属からなる層を有する第2の導電体層、誘電体層、第3の電極層を順次積層してキャパシタを形成する。キャパシタを形成した後にベース基板を加工し、表裏面を電気的に接続するピアを形成することによりインターボーザに適した回路基板とする。ベース基板からなる第1の電極を接地端子に、対向電極を電源端子に接続することにより、キャパシタをデカップリングキャパシタとして用いる。

【図1】

弁理士 作田 康夫



1…ベース表板、 2…第1の導電体層、 3…第2の導電体層 4…誘電体層、 5…第1の電極層、 6…第2の電極層 40…キャパシタ、 1000…回路基板

【特許請求の範囲】

【請求項1】導電性部材からなるベース基板の少なくと も一方の主表面上に、第1の導電体層と、少なくとも1 層以上の導電性薄膜層からなる第2の導電体層と、少な くとも1層以上の層からなる誘電体層と、少なくとも1 層以上の導電性薄膜層からなる第3の導電体層と、が順 次積層され、前記ベース基板および前記第1の導電体層 および前記第2の導電体層により第1の電極を構成し、 前記第3の導電体層により第2の電極を構成し、前記第 1の電極と前記第2の電極により前記誘電体層を挟んで 10 なるキャパシタが設けられた回路基板であって、前記べ ース基板が、少なくともニッケル(N i)、クロム(C r)、コバルト(Co)、アルミニウム(A1)のいずれか を含む鉄(Fe)系合金から構成され、かつ、前記第1の 導電体層が、1000℃以上の融点を有する髙融点金属 あるいはその窒化物により構成され、かつ、前記第2の 導電体層の前記誘電体層と接触する導電性薄膜層が、導 電性酸化物あるいは貴金属により構成されることを特徴 とするキャバシタ内蔵回路基板。

【請求項2】導電性部材からなるベース基板の第1の主 20 表面および第2の主表面の2つの主表面上に、第1の導 電体層と、少なくとも1層以上の導電性薄膜層からなる 第2の導電体層と、少なくとも1層以上の層からなる誘 電体層と、少なくとも1層以上の導電性薄膜層からなる 第3の導電体層とが順次積層され、前記ベース基板およ び前記第1の導電体層および前記第2の導電体層により 第1の電極を構成し、前記第3の導電体層により第2の 電極を構成し、前記第1の電極と前記第2の電極により 前記誘電体層を挟んでなるキャパシタが設けられた回路 基板であって、前記ベース基板が、少なくともMo、C 30 r、Co、Alのいずれかを含むFe系合金から構成さ れ、かつ、前記第1の導電体層が、1000℃以上の融 点を有する高融点金属あるいはその窒化物により構成さ れ、かつ、前記第2の導電体層の前記誘電体層と接触す る導電性薄膜層が、導電性酸化物あるいは貴金属により 構成され、かつ、前記ベース基板の第1の主表面上に設 けられたキャパシタと第2の主表面上に設けられたキャ パシタの前記第2の電極同士が、前記ベース基板内に絶 縁層を介して設けられた導電性ビアによって電気的に接 続されることを特徴とするキャパシタ内蔵回路基板。

【請求項3】前記第2の導電体層を構成する導電性薄膜層の少なくとも1つの層が、ディップコーティング法、スピンコーティング法、スプレーコーティング法、ロールコーティング法、フローコーティング法のいずれかの方法により形成されていることを特徴とする請求項1または2に記載のキャパシタ内蔵回路基板。

【請求項4】前記第1の導電体層を構成する高融点金属が、クロム(Cr)、チタン(Ti)、ニッケル(Ni)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)の何れかであることを特徴とする請求項1乃至3の何れか 50

に記載のキャバシタ内蔵回路基板。

【請求項5】前記第2の導電体層を構成する導電性酸化物が、酸化インジウム、酸化スズ、酸化インジウム・酸化スズ混合物、酸化亜鉛、酸化ルテニウム、酸化ロジウム、酸化レニウム、酸化イリジウム、酸化オスミウム、バリウム(Ba)とカルシウム(Ca)とストロンチウム(Sr)の少なくとも1つの元素とチタン(Ti)と酸素(O)からなるペロブスカイト構造酸化物(Ba,Ca,Sr)TiOx(但し、x<3)の中から選ばれた材料であることを特徴とする請求項1乃至4の何れかに記載のキャパシタ内蔵回路基板。

【請求項6】前記誘電体層が、SrTiOs、(Ba,Sr)TiOs、(Ba,Sr)TiOs、BaTiOs、(Pb,La)(Zr,Ti)Os、Pb(Zr,Ti)Os、PbTiOs、Pb(Mg」/sNb2/s)Os等のペロブスカイト構造酸化物の中から選ばれた少なくとも1つ以上の材料により構成されることを特徴とする請求項1乃至5の何れかに記載のキャパシタ内蔵回路基板。

【請求項7】前記第1の電極に接続された少なくとも1つ以上の実装用接続端子と、前記第2の電極に接続された少なくとも1つ以上の実装用接続端子が設けられていることを特徴とする請求項1乃至7の何れかに記載のキャバシタ内蔵回路基板。

【請求項8】導電性部材からなるベース基板の少なくとも一方の主表面上に、第1の導電体層と、少なくとも1層以上の導電性薄膜層からなる第2の導電体層と、少なくとも1層以上の導電性薄膜層からなる第3の導電体層とを備え、前記ベース基板および前記第1の導電体層および前記第2の導電体層によりなる第1の電極が第1の実装用接続端子に接続され、かつ前記第3の導電体層によりなる第2の電極が第2の実装用接続端子に接続されてなり、該第1の実装用接続端子または第2の実装用接続端子の他端が配線基板、あるいは/かつ、半導体チップに接続され、前記第1の電極と前記第2の電極とを電源層と接地層の何れかに接続されていることを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はキャバシタ内蔵の回路基板に係わり、特に、鉄を主成分とする導電性部材からなるベース基板上に形成したキャバシタを内蔵させた回路基板に関する。

[0002]

【従来の技術】最近、半導体チップでは、集積回路素子(以下、ICと呼ぶことにする)の高密度化が進むとともに動作速度は年々上昇している。また、ICの集積度が上がり半導体チップ内の素子数が増大すると、消費電力を抑制するため、電源電圧が低下する傾向にある。

0 【0003】そこで、上記したIC回路の高密度化、高

速化、低電力化に対応して、半導体チップをのせる回路 基板に搭載するキャパシタ等の受動回路部品には、その 小型・大容量化、更には優れた髙周波応答特性が求めら れている。

【0004】また、ICの動作速度の上昇あるいは電源 電圧の低減によって、半導体チップ内部で発生するスイ ッチングノイズがICの誤動作を引き起こす要因として クローズアップされてきた。

【0005】このスイッチングノイズの低減には接地端 子と電源端子の間にデカップリングキャパシタを設ける 10 ことが有効であって、用いられるキャパシタの性能とし て、ICの高密度化、動作速度上昇に対応可能な大容量 及び低インダクタンスの特性が求められている。

【0006】ところで、キャパシタの容量密度増大及び 低インダクタンス化には、誘電体層の膜厚低減が有効で あり、これは上述した電源電圧低減の方向にも適合す る。更にまた、ペロブスカイト構造酸化物等の高い誘電 率を示す材料を誘電体層へ適用することが有効である。 【0007】誘電体層が薄く、低インダクタンス化に有 ングキャパシタとして内蔵させた中間基板(インターボ ーザ、あるいは半導体チップキャリア)が特開平6-3 18672号公報及び特開平9-213835号公報に 開示され、また配線基板として、特開平6-27596 0号公報及び特開平7-30257号公報等で提案され ている。

【0008】一方、薄膜キャパシタの容量を増大させる ため、高い誘電率を示すペロブスカイト構造酸化物の誘 電体層への適用も提案され、特開平9-202621号 公報や特開平10-335179号公報には、1000 MHzの周波数において2500以上の比誘電率を示す 材料が開示されている。

【0009】更に、導電性の基板を用いてキャバシタを 構成する電極部の抵抗を低くすることによりキャパシタ のインダクタンスを低減する方法が特開平8-8831 8号公報で述べられている。

【0010】ところで従来より、薄膜キャパシタを形成 するためのベース基板や薄膜キャパシタを内蔵させたイ ンターポーザのベース基板として、アルミナやガラスセ ラミック(ホウケイ酸系ガラス、コージェライト系ガラ ス、アノーサイト系ガラス等から構成される)、ムライ ト系セラミック、等のセラミック系基板が主に用いられ てきた。この他のベース基板として、有機または無機ポ リマ、ポリイミド-エポキシ、エポキシ-ファイバガラ ス、テフロン、シリコン等の材料が特開平6-3186 72号公報に、またモリブデン(Mo)やタンタル(T a)、タングステン(W)等の導電性部材が特開平8-8 8318号公報に公開されている。

[0011]

合、その表面は必ずしも平滑、平坦ではない。そのた め、その表面にキャパシタを形成する場合、誘電体層を 厚く形成する必要があり、誘電率の高い材料を用いても 容量密度が高く、インダクタンス成分が少ないキャパシ タを得ることは困難である。

【0012】誘電体層を薄くすることにより容量密度を 増大させてインダクタンス成分を低減するためには、セ ラミック系基板の表面の平滑化が必要となる。しかし、 セラミック系基板表面の平滑化は、その表面にボイド等 が存在するため困難である。そとで、セラミック系基板 表面の平滑化のために、ポリイミド等の有機系絶縁樹脂 やグレーズドガラスを用いるのも一つの方法だが、その 耐熱性や機械特性、化学特性によって採用できる誘電体 材料やプロセスが制限を受け、十分な容量を有するキャ パシタ内蔵の回路基板が得られるとは限らない。

【0013】たとえば、高い誘電率を示すペロブスカイ ト構造酸化物を誘電体層としたキャパシタでは、その特 性を十分引き出すためには、600℃以上の高温プロセ スを酸化性の雰囲気で行うことが必要である。従って、 効な薄膜誘電体層を用いた薄膜キャバシタをデカップリ 20 有機系絶縁樹脂やグレーズドガラスを600℃以上の高 温プロセスに適用することが困難であるため、有機系絶 縁樹脂やグレーズドガラスを下地とした場合、十分な容 量密度を有するキャパシタを内蔵する回路基板を得ると とは難しい。また、上記ペロブスカイト構造酸化物の場 合、上記髙温プロセスの中に昇温速度が大きいRTA(R apid Thermal Anealing)プロセスが含まれることも多 く、セラミック系ベース基板ではクラックが発生しやす い。さらに、セラミック系ベース基板内の導電性ビアが CuやW等の酸化性雰囲気での耐熱性に乏しい材料から 構成されている場合にも、酸化性雰囲気における高温プ ロセスを適用できない。

> 【0014】以上述べたように、セラミック系材料をベ ース基板とした場合、高い誘電率を示すペロブスカイト 構造酸化物からなる誘電体層を用いても、誘電体材料に 見合った容量を有するキャパシタを内蔵させた回路基板 を得ることは困難である。

【0015】有機(または無機)ポリマ、ポリイミド-エ ポキシ、エポキシ-ファイバガラス、テフロン(登録商 標)等の有機系絶縁樹脂基板をベース基板にした場合、 40 その耐熱性や機械的特性によって適用できる誘電体材料 やプロセスが制限を受け、必ずしも所望する特性を有す るキャパシタを内蔵する回路基板が得られるとは限らな 67°

【0016】この理由は、既に述べたように、有機系絶 縁樹脂基板が耐熱性に乏しく、600℃以上の髙温プロ セスの適用が困難であることから、高い誘電率を示すべ ロブスカイト構造酸化物からなる誘電体層を用いたキャ パシタにおいても、誘電体材料に見合った容量が得られ ないからである。

【発明が解決しようとする課題】セラミック系基板の場 50 【0017】以上の問題を解決するベース基板材料とし

て、特開平8-88318号公報で提案されているモリブデン(Mo)やタンタル(Ta)、タングステン(W)等の高融点金属からなる金属板がある。これらをベース基板とすることにより600℃以上の高温プロセスを適用することができる。さらに、特開平8-88318号公報によれば、これらの高融点金属を一方の電極に用いることにより等価直列抵抗の小さな薄膜キャパシタを得ることができる。

【0018】この公知例では、髙融点金属からなるべース基板の酸化を防止するために白金(Pt)を設けている 10が、導電性ベース基板上に形成した場合の薄膜キャパシタの短絡防止については、特別な考慮はされていない。また、ベース基板とは電気的に分離されたピアをベース基板内に設けることにより、ベース基板の両面にキャパシタを形成することにより内蔵キャパシタの容量を増大させたり、インターボーザとして利用することに関しては何ら考慮されていない。従って、実際のプロセスとして、MoやTa、W等の金属を使用する場合、スルーホールやピアを低コストで形成することは甚だ困難であると言わざるを得ない。また、上記高融点金属材料からな 20るベース基板は必ずしも安価ではない。

【0019】そとで、本発明の第1の目的は、MoやTa、Wより安価な鉄(Fe)を主成分とする導電性部材をベース基板とし、高い温度の熱プロセスを必要とするペロブスカイト構造酸化物等の誘電率の高い誘電体層を用いたキャバシタを内蔵させるととのできる回路基板の構造を提供することにある。

【0020】本発明の第2の目的は、 MoやTa、Wより安価なFeを主成分とする導電性部材をベース基板とし、高い温度の熱プロセスを必要とするベロブスカイト構造酸化物等の誘電率の高い誘電体層を用いたキャバシタを内蔵させることのできる、インターボーザに適した、回路基板を提供することにある。

【0021】本発明の第3の目的は、上記回路基板に内蔵させたキャパシタをデカップリングキャパシタとして用いることにより、スイッチングノイズを低減できる半導体装置を提供することにある。

[0022]

【課題を解決するための手段】本発明は、導電性部材からなるベース基板の少なくとも一方の主表面上に、第1の導電体層と、少なくとも1層以上の導電性薄膜層からなる第2の導電体層と、少なくとも1層以上の導電性薄膜層からなる第3の導電体層とが順次積層され、前記ベース基板および前記第1の導電体層および前記第2の導電体層により第1の電極を構成し、前記第3の導電体層により第2の電極を構成し、前記第1の電極と前記第2の電極により前記誘電体層を挟んでなるキャパシタが設けられた回路基板であって、前記ベース基板が、少なくともニッケル(Ni)、クロム (Cr)、コバルト(Co)、アルミニ

ウム(A 1)のいずれかを含む鉄(F e)系合金から構成され、かつ、前記第1の導電体層が、1000℃以上の融点を有する高融点金属あるいはその窒化物により構成され、かつ、前記第2の導電体層の前記誘電体層と接触する導電性薄膜層が、導電性酸化物あるいは貴金属により構成される、請求項1に記載のキャパシタを内蔵した回路基板によって達成される。

【0023】すなわち、キャバシタを形成するベース基板を、少なくともNi、Cr、Co、Alのいずれかを含むFe系合金から構成することにより、ベース基板をMoやTa、Wとした場合に比べ安価にできる。そして、Fe系合金からなるベース基板に起因するキャパシタの短絡は、1000℃以上の融点を有する高融点金属あるいはその窒化物からなる第1の導電体層と、誘電体層と接触する導電性薄膜層が導電性酸化物あるいは貴金属により構成される第2の導電体層によって前記ベース基板を被覆することにより防止している。

【0024】この理由は、第1の導電体層と第2の導電体層からなる積層膜の被覆によってベース基板の表面凹凸が軽減されるとともに、酸化によるベース基板表面の粗面化が防止できるからである。発明者らの実験によれば、特開平8-88318号公報で述べられているようなPt膜のみによる被覆では、この効果を十分得ることは困難であった。欠陥の無いPt膜を得ることが困難だったからである。また、第2の導電体層の中で、誘電体層と接触する層を導電性酸化物や貴金属で構成することにより、誘電体からの酸素引き抜きを抑制し、酸素欠乏による誘電体層の膜質劣化を防止している。

【0025】また本発明は、導電性部材からなるベース 基板の第1の主表面および第2の主表面の2つの主表面 上に、第1の導電体層と、少なくとも1層以上の導電性 薄膜層からなる第2の導電体層と、少なくとも1層以上 の層からなる誘電体層と、少なくとも1層以上の導電性 薄膜層からなる第3の導電体層とが順次積層され、前記 ベース基板および前記第1の導電体層および前記第2の 導電体層により第1の電極を構成し、前記第3の導電体 層により第2の電極を構成し、前記第1の電極と前記第 2の電極により前記誘電体層を挟んでなるキャパシタが 設けられた回路基板であって、前記ベース基板が、少な くともNi、Cr、Co、Alのいずれかを含むFe系 合金から構成され、かつ、前記第1の導電体層が、融点 が1000℃以上の髙融点金属あるいはその窒化物によ り構成され、かつ、前記第2の導電体層の前記誘電体層 と接触する層が、導電性酸化物あるいは貴金属により構 成され、かつ、前記ベース基板の第1の主表面上に設け られたキャパシタと第2の主表面上に設けられたキャパ シタの前記第2の電極同士が、前記ベース基板内に絶縁 層を介して設けられた導電性ビアによって電気的に接続 して、キャパシタ内蔵の回路基板を形成する。

50 【0026】すなわち、上記したキャパシタをベース基

板の表裏両面に形成し、表裏面に形成したキャパシタの第2の電極同士をベース基板内に設けた導電性ピアによって電気的に接続したものである。これにより、第1の主表面側のキャパシタと第2の主表面側のキャパシタが並列接続されることになり、回路基板に内蔵させるキャパシタの容量を大きくすることができる。

【0027】更にまた、上記した回路基板において、第2の導電体層を構成する導電性薄膜層の少なくとも1つの層が、ディップコーティング法、スピンコーティング法、フローコーティング法、ロールコーティング法、フローコーティング法のいずれかの方法により形成されている。これによれば、第1の導電体層上に液状の原料を塗布することになり、キャバシタを形成する下地のピンホール等の欠陥の修復や表面凹凸の軽減が有効的に行われる。このため、導電性部材からなるベース基板上に形成したキャパシタの下地欠陥に起因した短絡を防止できる。

【0028】本発明は、上記した回路基板において、第1の導電体層を構成する高融点金属を、Cr、Ti、Ni、W、Ta、Moのいずれかより選択して用いられる。これらの材料からなる薄膜層では、層内部への酸化の進行は遅く、酸素欠乏状態の酸化物は電気伝導性を示す。これにより、第1の電極の抵抗増加を抑制しながら、ベース基板の酸化による粗面化を防止できる。

【0029】そしてまた、第2の導電体層を構成する導電性酸化物が、酸化インジウム、酸化スズ、酸化インジウム・酸化スズ混合物、酸化亜鉛、酸化ルテニウム、酸化ロジウム、酸化レニウム、酸化イリジウム、酸化オスミウム、バリウム(Ba)とカルシウム(Ca)とストロンチウム(Sr)の少なくとも1つの元素とチタン(Ti)と酸素(O)からなるペロブスカイト構造酸化物(Ba,Ca,Sr)TiO_x(ただし、x<3)の中から選ばれた材料から構成されている。

【0030】 これにより、酸素引き抜きによる酸化物誘電体層の膜質劣化や第1の導電体層の酸化が抑制される。その理由は、この層の存在により、誘電体層側から第1の導電体層側への酸素の拡散が抑制されるからである。

【0031】本発明は、回路基板に内蔵させるキャパシタの誘電体層を、SrTiOs、(Ba,Sr)TiOs、(Ba,Sr)TiOs、BaTiOs、(Pb,La)(Zr,Ti)Os、Pb(Zr,Ti)Os、Pb(Zr,Ti)Os、Pb(Mg1/sNb2/s)Os、等のペロブスカイト構造酸化物の中から選んだ少なくとも1つ以上の材料により構成した。【0032】また本発明は、第1の電極に接続された少なくとも1つ以上の実装用接続端子と、第2の電極に接続された少なくとも1つ以上の実装用接続端子が設けられ、この実装端子に半導体チップを接続することにより、IC素子近傍にデカップリングキャパシタの配設を行うことができる。

【0033】そして、回路基板の実装用接続端子を配線基板、あるいは/かつ、半導体チップに接続し、上記第1の電極と上記第2の電極を電源層と接地層のいずれかに利用したものである。これにより、大容量のデカップリングキャバシタを半導体チップに近接して配置することができ、半導体装置の実装密度を低下させることなくスイッチングノイズを低減できる。

[0034]

【発明の実施の形態】以下、本発明の実施の形態を図面 を用いて詳細に説明する。

【0035】図1は、 第1の実施の形態を要部断面図 で示したものである。図において、1000は本実施例 を適用した回路基板を、40はキャパシタを、1は42アロ イ合金(約42%のNiを含むFe系合金)からなるベー ス基板を、2はCr膜からなる第1の導電体層を、3は 酸化インジウム・酸化スズ混合物(Indium Tin Oxide,以 下ITOと略す) からなる第2の導電体層を、4は (Ba,Sr)TiO3からなる誘電体層を、5はベース 基板1および第1の導電体層2および第2の導電体層3 20 からなるキャパシタ40の第1の電極層を、6はCr/ Cu/Cr積層膜からなるキャパシタ40の第2の電極 層を、示す。なお、との図では、薄膜層によって構成さ れる部分の詳細をわかりやすくするため、符号2~6で 示した部分を拡大した。特に、膜厚方向を拡大した。 【0036】この実施の形態では、ベース基板1として 42アロイ合金を用い、キャパシタ40を形成するべー ス基板1の主表面をCFからなる第1の導電体層2と1 TOからなる第2の導電体層の積層膜により被覆してい る。この点が本発明を適用したところである。かかる構 成により、42アロイ合金のように酸化のされやすいF e系合金をベース基板1として用いた場合にも、温度の 高い熱プロセスにより形成したペロブスカイト構造酸化 物等の髙い誘電率を有する誘電体層を用いたキャバシタ を内蔵させることのできる回路基板を提供している。 【0037】本実施の形態では、(Ba,Sr)TiO。 を誘電体層として用いているが、この誘電体層の性能を 引き出すためには、酸化性雰囲気における600℃以上 の熱処理が必要となる。しかし、この条件に晒される と、42アロイは酸化され、その表面凹凸が増大する。 40 その結果、42アロイからなるベース基板1上に形成し たキャパシタが短絡してしまう。

【0038】本実施の形態では、42アロイからなるベース基板1をCrからなる第1の導電体層2とITOからなる第2の導電体層3の積層膜で被覆することにより、42アロイベース基板1上に形成したキャパシタ40の短絡を防止している。すなわち、Crからなる第1の導電体層2とITOからなる第2の導電体層の積層膜により42アロイベース基板の酸化を防止している。CrはITOからの酸素の拡散により酸化するが、電気50伝導性は失われず、第1の電極層5の抵抗増加はほとん

ど認められない。また、第2の導電体層3に用いたIT 〇が酸化物であるため、誘電体層4側から第1の導電体 層2側への酸素の拡散が抑制され、酸素欠乏による誘電 体層の膜質劣化を防止できる。

【0039】尚、発明者らの実験では、42アロイ合金 からなるベース基板1をITOやCr、Pt等の単一薄 膜層で被覆したのみでは、42アロイベース基板1上に 形成したキャパシタの短絡防止の効果は小さなものであ った。

【0040】本実施の形態の効果を得るためには、第1 の導電体層2としては、誘電体層形成プロセス(成膜、 熱処理含む)耐性とその酸化物が酸素欠乏状態では電気 伝導性を示すことが必要である。すなわち、Cr、T i、Ni、W、Ta、Mo等の1000℃以上の融点を 有する高融点金属が第1の導電体層2として好ましい。 【0041】Pt等の貴金属も第1の導電体層2として 有効であるが、高価であり、その加工プロセスもCr、 Ti、Ni、W、Ta、Mo等の高融点金属に比べて難 しく、また、下地との密着性に問題がある。

プロセス(成膜、熱処理含む)耐性があり、誘電体層4の 膜質を劣化させないことが重要である。そのため、本実 施の形態では、酸化物であるITOを用いているが、ペ ロブスカイト構造酸化物等の酸化物からなる誘電体層4 から下地(下部電極)への酸素の拡散を防止できれば、 I TOに限定されるものではない。すなわち、第2の導電 体層3の誘電体層4と接触する層がPtをはじめとする 費金属の他、酸化インジウム、酸化スズ、酸化インジウ ム・酸化スズ混合物、酸化亜鉛、酸化ルテニウム、酸化 ロジウム、酸化レニウム、酸化イリジウム、酸化オスミ ウム、バリウム(Ba)とカルシウム(Ca)とストロンチ ウム(Sr)の少なくとも1つの元素とチタン(Ti)と酸 素(〇)からなるペロブスカイト構造酸化物(Ba,Ca, Sr)TiO_x (ただし、x<3)等の導電性酸化物であれ ば差し支えない。

【0043】また、本実施の形態の場合、ベース基板1 として42アロイを用いているが、Feを主成分とする 鉄系の合金であれば差し支えない。ここでは、シリコン チップと近い熱膨張係数(約4ppm/deg)を有し ていることから、ベース基板1として42アロイを選択 40 している。しかし、少なくともNi、Cr、Co、Al のいずれかを含むFe系合金は、その組成を変更すること により熱膨張係数を調整することができ、ガリウムヒ素 チップ等の半導体チップの実装基板としても適用可能に なる。

【0044】なお、キャパシタ40の容量を大きくする ためには、 SrTiOs、(Ba,Sr)TiOs、Ba TiO_s , $(Pb,La)(Zr,Ti)O_s$, $Pb(Zr,Ti)O_s$ i)O₃, PbTiO₃, Pb(Mg_{1/3} Nb_{2/3})

体層4とするのが好ましいが、これに限定されるもので はない。たとえば、タンタル酸化膜、シリコン窒化膜、 シリコン酸化膜、アルミナ膜等も用いることができる。 ただし、成膜や熱処理(RTAを含む)等における酸化性 雰囲気での高温プロセスを考えると、ペロブスカイト構 造酸化物の場合に、本発明の効果を十分に発揮すること ができる。

【0045】次に、第1の実施の形態の製造方法につい て説明する。図6は回路基板1000の製造工程の一例 を要部断面図で示した工程フロー図である。以下、この 図を参照にして、回路基板1000の製造工程について 説明する。

【0046】(6A) ベース基板1の準備:42アロイ 合金からなるベース基板 1 のキャパシタを形成する主表 面側を研磨やマイクロダスト処理((株)ニッコーシ商 標)により平滑にする。ついで、有機溶剤、アルカリ洗 剤を用いて洗浄し、表面を清浄にする。

【0047】(6B) 第1の導電体層2の形成:ベース 基板1の両面にスパッタリング法によりCr膜を成膜 【0042】第2の導電体層3としては、誘電体層形成 20 し、第1の導電体層2とする。Cr膜の膜厚は、例え ば、キャパシタを形成する表面側で150nm、裏面側 で300nmとする。ととで、裏面側の膜厚を大きくす るのは、裏面が平滑化処理されていないことと、キャバ シタ形成後の表裏面での膜応力のバランスを保つためで

> 【0048】(6C) 第2の導電体層3の形成:ベース 基板1のキャパシタ40を形成する表面側にITO膜を MOD法により形成する。ITO膜の膜厚は、例えば、 60 nmとする。

【0049】(6D) 誘電体層4の形成:第1の電極層 2上に、スパッタ法等の物理的手法や化学蒸着法、ゾル ゲル法、MOD法等、周知の手法を用いて200~40 Onmの(Ba,Sr)TiO3膜を成膜し、誘電体層4 とする。次いで、酸素あるいは水蒸気等の酸化性気体を 含む雰囲気において、600℃~900℃の熱処理を施 し、誘電体層4の結晶性の改善を行う。この場合、必要 に応じて、RTAを行う。

【0050】(6E) 第2の電極層6の形成:スパッタ リング法により、100nmのCr膜と500nmのC u膜を積層したCr/Cu/Cr膜を成膜する。次い で、フォトエッチング法等の周知の手法により不要な部 分を除去し、第2の電極層6からなる所定のパターン と、誘電体層4からなる所定のパターンを形成する。次 に、熱処理を行い、第2の電極バターン形成工程で劣化 したキャパシタ100の特性回復を行う。熱処理条件 は、キャパシタ100の特性回復状況を見ながら定めれ ばよい。尚、ここではCr/Cu/Cr積層膜を第2の 電極層6として用いているが、PtやTi、ルテニウム (Ru) 等別の材料を用いても差し支えない。また、成 O。等、誘電率が高いペロブスカイト構造酸化物を誘電 50 膜手法もスパッタリング法に限定されるものではないこ

とはいうまでもない。さらに、第2の電極層6の膜厚も ここでの値に限定されるものではない。

【0051】以上の工程を経て、図1に示した回路基板 1000が完成する。ととで示した製造方法では、工程 (6C) において、MOD法によりITO膜を形成して いる。MOD法では、液状の原料を塗布し、それを焼成 することによって膜が得られる。そのため、第1の導電 体層2に存在しているピンホールやベース基板1に起因 する傷、小孔が修復される。この結果、キャパシタ40 の短絡を防止し、製造歩留りを高くするという本発明の 10 効果を効果的なものとしている。この場合、液状の原料 を塗布する方法として、ディップコーティング法、スピ ンコーティング法、ロールコーティング法、スプレーコ ーティング法、フローコーティング法等を用いればよ

【0052】なお、ここでは第1の導電体層2であるC r膜の膜厚を150nm、第2の導電体層3であるIT O膜の膜厚を60nmとしているが、これに限定される 訳ではなく、キャパシタ40の短絡発生状況や基板の反 である(Ba,Sr)TiO。 膜の場合にも、 膜厚を20 0~400nmに限定されるものではなく、必要な容 量、短絡発生状況、クラック発生状況、基板の反り状態 を見て、定めればよい。

【0053】以上述べてきたように、本実施の形態によ れば、MoやTa、Wり安価なFeを主成分とする導電 性部材をベース基板とした場合においても、高い温度プ ロセスによるペロブスカイト構造酸化物等の成膜が可能 になり、誘電率の高い誘電体層を用いたキャパシタを内 蔵させることのできる回路基板を提供できる。

【0054】次に、第2の実施の形態を図2を用いて説

【0055】図2は、第2の実施の形態の回路基板を要 部断面図で示したものである。図において、2000は 本発明を適用した回路基板を、7はキャパシタ40上に 設けられた第1の絶縁層を、8はキャパシタ40の第1 の電極5に接続された端子メタライズ層(接続端子)を、 9はキャパシタ40の第2の電極6に接続された端子メ タライズ層(接続端子)を、10は誘電体層4の中に設け られたスルーホールを、示す。他の符号は図1の場合と 40 同じである。図2の場合にも、薄膜層によって構成され る部分の詳細をわかりやすくするため、符号2~10で示 した部分を拡大した。特に、膜厚方向を拡大した。

【0056】この実施の形態は、基本的には、第1の実 施の形態の回路基板1000の両面に第1の絶縁層7を 形成し、第1の絶縁層7と誘電体層4の中に形成された スルーホール10部に接端子メタライズ層8、9を設け たものである。従って、本実施の形態の場合にも、第1 の実施の形態の場合と同じ効果を得ることができる。即 ち、本実施の形態においても、MoやTa、Wより安価 50 場合にも、薄膜層によって構成される部分の詳細をわか

12

なFeを主成分とする導電性部材をベース基板とした場 合にも、高い温度プロセスを必要とするペロブスカイト 構造酸化物等、誘電率の高い誘電体層を用いたキャパシ タを内蔵させることのできる回路基板を提供できる。 尚、第1の絶縁層7としてはポリイミドやエポキシ等の 有機絶縁膜などが用いられ、端子メタライズ層として は、半田接続等を考えた場合、クロム(Cr)とニッケル (Ni)、金(Au)の積層膜、CrとNi-Cu合金の積 層膜、CrとNi-W合金の積層膜、等が用いられる。 【0057】との実施の形態は、基本的には、第1の実 施の形態の回路基板1000の両面に第1の絶縁層7を形 成し、第1の絶縁層7と誘電体層4の中に形成されたスル ーホール10部に接端子メタライズ層8、9を設けたもの である。従って、本実施の形態の場合にも第1の実施の 形態の場合と同じ効果が得られる。

【0058】即ち、本実施の形態においても、MoやT a、Wより安価なFeを主成分とする導電性部材をベー ス基板とし、高い温度の熱プロセスを必要とするペロブ スカイト構造酸化物等の誘電率の高い誘電体層を用いた り状態をみて定めれば差し支えない。また、誘電体層4 20 キャパシタを内蔵させることのできる回路基板を提供で きる。なお、第1の絶縁層7としてはポリイミドやエポキ シ等の有機絶縁膜などが用いられ、端子メタライズ層と しては、半田接続等を考えると、クロム(C r)とニッケ ル(Ni)、金(Au)の積層膜、CrとNi-Cu合金の 積層膜、CrとNi-W合金の積層膜、等が用いられ る。

> 【0059】かかる構成において、各端子メタライズ層 (接続端子) 8,9は別の配線基板(図示せず)や半導体 チップ(図示せず)に接続され、キャパシタ40を所望の 30 素子(IC)の近傍に配設できるようになる。このため、 キャパシタ40の第1の電極5と第2の電極6を電源端 子や接地端子に接続することにより、デカップリングキ ャパシタとして使用することが可能になる。

【0060】また、本発明の適用により、誘電体層の膜 厚が小さいキャパシタを歩留り良く製造できるような り、半導体装置のスイッチングノイズの低減に有効な、 インダクタンス成分の少ないデカップリングキャパシタ を内蔵した回路基板を安価に提供できるようになる。 【0061】図3を用いて、第3の実施の形態を説明す

【0062】図3は、第3の実施の形態の回路基板を要 部断面図で示したものである。図において、3000は 本発明を適用した回路基板を、12はベース基板1内に 設けた導電性のビアを、11は導電性ビア12とベース 基板1を絶縁する第2の絶縁層を、13は導電性薄膜バ ターンを、14は第1の絶縁層7上に設けられた第3の 絶縁層を、100は回路基板3000の第1の主表面側 を、200は回路基板3000の第2の主表面側を、示 す。他の符号は図1~図2の場合と同じである。図3の りやすくするため、符号2~14で示した部分を拡大した。特に、膜厚方向を拡大した。

【0063】本実施の形態における回路基板3000は、キャバシタ40が第1の主表面側100のみではなく、第2の主表面側200にも形成され、ベース基板1の中に形成された導電性ピア12によって第1の主表面側100のキャバシタ4と第2の主表面側200のキャバシタ40が並列接続されている。これ以外の構成は第2の実施の形態と同じである。従って、本実施の形態の場合にも、第2の実施の形態の場合と同じ効果を得るこ 10とができる。

【0064】すなわち、次に示す効果を得ることができる。

【0065】(1)MoやTa、Wからなる高融点金属板より安価なFeを主成分とする導電性部材をベース基板とした場合にも、高い温度プロセスを必要とするベロブスカイト構造酸化物等、高い誘電率を有する誘電体層を用いたキャパシタを内蔵させることのできる回路基板を提供できる。

【0066】(2) キャパシタ40の第1の電極5と第2の電極6を電源端子や接地端子に接続することにより、デカップリングキャパシタとして使用することができる。

【0067】(3) 本発明の適用により、誘電体層の膜厚が小さいキャバシタを歩留り良く製造でき、半導体装置のスイッチングノイズの低減に有効なインダクタンス成分の少ないデカップリングキャバシタを内蔵した回路基板を安価に提供できるようになる。

【0068】さらに本実施の形態の場合、第1の主表面側100のキャパシタ40と第2の主表面側200のキャパシタ40が並列接続されていることから、回路基板3000に内蔵させることのできるキャパシタの容量を第1の実施の形態の回路基板1000や第2の実施の形態の回路基板2000に比べ、大きくすることができる

【0069】次に、図3に示した回路基板3000の製造方法について説明する。図7は、回路基板3000の製造工程の一例を要部断面図で示した工程フロー図である。

【0070】(7A) ベース基板1の表裏面へのキャパシタ40形成:図6の(6A)~(6D)に示した第1の実施の形態と同じ工程により、42アロイ合金からなるベース基板1の第1の主表面側100と第2の主表面側200にキャパシタ40を形成する。用いる材料は第1の実施の形態の場合と同じである。すなわち、第1の導電体層2はCr膜、第2の導電体層3はITO膜、誘電体層4は(Ba,Sr)TiO3膜、第2の電極層6はCr/Cu/Cr膜である。

【0071】(7B) 第1の主表面側に形成したキャバシタ40の第2の電極層6の加工:フォトエッチング

- 14 2の電板圏6のパタ

等、周知の手法を用いて第2の電極層6のパターン分離を行い、第1の主表面側100に設けたキャパシタ40の第2の電極パターン6を形成する。

【0072】(7C) 第1の主表面側に形成したキャバシタ40の誘電体層4の加工: フォトエッチング等、周知の手法を用いて誘電体層4を加工し、誘電体層4の不要な部分を除去する。

【0073】(7D) ビア12の第1の主表面側形成:フォトエッチング法やレーザ加工法等の周知の手法を用いて、第1の主表面側100の第2の導電体層3、第1の導電体層2、ベース基板1を順次加工することにより、リング状の溝15を形成し、ビア12の主表面側の部分120を形成する。なお、ここでは、ビア12の第1の主表面側の部分120の表面側に第1の導電体層2と第2の導電体層3を残しているが、これらを除去しても差し支えない。

【0074】(7E) 第1の主表面側100の第2の絶 縁層充填および第1の絶縁層の形成:真空ホットプレス 法等、周知の手法を用い、プリプレグやRCC(Resin c oatedcopper)等の有機絶縁シートをベース基板1の第1 の主表面側100に貼り付け、導電性ピア12周囲の溝 15の中に第2の絶縁層11の第1の主表面側の部分1 10を充填し、同時に、第1の主表面側100に第1の 絶縁層7を形成する。なお、有機絶縁シートとしては、 リング状の溝15への埋め込み性やスルーホール加工 性、耐熱性を考慮して選択すればよい。また、液状の絶 縁材料をディップ法や印刷法、スプレー塗布、転写法 等、別の手法を用いて形成しても差し支えない。また、 本実施の形態では、第2の絶縁層11と第1の絶縁層7 を同一工程で、同じ材料を用いて形成しているが、これ に限定されることはなく、異なる材料を用いて、別々の 工程により形成しても差し支えない。

(7 F)第2の主表面側200の加工および絶縁層の形成:上記(7 B)~(7 E)の工程により、第2の主表面側200を加工することにより、導電性ピア12の第2の主表面側の部分を形成するとともに、第2の絶縁層11の第2の主表面側を充填し、第2の主表面側200に第1の絶縁層7を形成する。これにより、導電性ピア12と第1の絶縁層7、第2の絶縁層11が形成される。

40 【0075】(7G) 導電性薄膜パターン13の形成: フォトエッチング法やレーザ加工法等、周知の方法を用いて、第1の主表面側100および第2の主表面側20 0の第1の絶縁層7の中にスルーホールを形成する。次いで、スパッタ法や真空蒸着等の物理的手法、化学蒸着法、ゾルゲル法、めっき法等の周知の手法を用い、第1の主表面側100と第2の主表面側200に導電性薄膜層を成膜する。次に、フォトエッチング法等の周知の手法を用いて導電性薄膜層を加工し、第1の主表面側100および第2の主表面側200に導電性薄膜パターン13に用いる材料と

30

40

しては、CuやA1等、抵抗の低い材料が好ましいが、 これらに限定されるわけではない。信頼性を考慮して、 材料の選択と層構成を選択すればよい。

【0076】以上の工程の後に、図7の(7G)に示した 回路基板の両面を第3の絶縁層14により被覆し、所定 の場所にスルーホールを形成する。次いで、第1の主表 面側100の第3の絶縁層14中に設けられたスルーホ ール部に端子メタライズ層(接続端子)8、9を設けると とにより回路基板3000が完成する。

【0077】 ことで述べた回路基板の製造方法で特徴的 10 な点は、ベース基板1の2つの主表面(第1の主表面側1 00および第2の主表面側200)にキャパシタ40を 形成してから、ベース基板1内に該ベース基板と同じ導 電性部材からなる導電性ピア12を形成し、該導電性ビ ア12により第1の主表面側100のキャパシタ40と 第2の主表面側200のキャパシタ40を並列接続して いるところにある。かかる製造方法によれば、キャパシ タ40の形成温度を高くしながら、ベース基板1内への導 電性ピア12の形成が可能になる。 すなわち、SrTi b(Mg1/3Nb2/3)O3等のペロブスカイト構造 酸化物からなる誘電体層を用いたキャパシタをビア付回 路基板上に形成する場合、600℃以上の高温プロセス の適用が可能になる。

【0078】以上述べたように、本実施の形態によれ ば、 MoやTa、W等からなる高融点金属板より安価 なFeを主成分とする導電性部材をベース基板としなが ら、600℃以上の髙温プロセスにより形成したペロブ スカイト構造酸化物等、誘電率の高い誘電体層を用いた キャパシタをベース基板1の両面に設けた、ビア付の回 路基板を提供できる。

【0079】なお、本実施の形態では、ベース基板1内 の導電性ビア12をベース基板1と同じ部材により形成 しているが、これに限定されるものではない。ベース基 板1にスルーホールを設け、第2の絶縁層11を充填し てから、再びスルーホールを開口し、該スルーホールに Cu等、別の材料を充填することによって導電性ピア1 2を形成しても差し支えない。

【0080】次に、第4の実施の形態を図4を用いて説 明する。

【0081】図4は、その要部断面図で示したものであ る。図において、4000は本発明を適用した回路基板 を示し、その他の符号は図1~図3の場合と同じであ る。回路基板4000では、キャパシタ40の第1の電 極層5に接続される端子メタライズ層8と第2の電極層 6に接続される端子メタライズ層9が第1の主表面側1 00と第2の主表面側200の両面に形成されている。 第1の主表面側100および第2の主表面側200に設 けられた端子メタライズ層8は導電性のベース基板1に より接続され、端子メタライズ層9は導電性のピア12 50 ャパシタ40と、第1の絶縁層7、第2の絶縁層11、

16

により接続されている。第1の絶縁層7や第2の絶縁層 11、第3の絶縁層14としては、ポリイミドやエポキ シ等の有機絶縁膜が用いられる。端子メタライズ層8、 9としては、半田接続等を考えた場合、CrとNi、A uの積層膜やCrとNi-Cu合金の積層膜、CrとN i-W合金の積層膜などが用いられる。

【0082】図4の場合にも、薄膜層によって構成され る部分の詳細をわかりやすくするため、符号2~14で 示した部分を拡大した。特に、膜厚方向を拡大した。

【0083】この実施の形態は、基本的には、第2の実 施の形態の回路基板2000において、ベース基板1の 第1の主表面側100(キャパシタ形成面)のみならず、 第2の主表面側200(キャパシタ形成面とは反対側の 面)にも、他の配線基板や半導体チップとの接続端子を 設けたものである。かかる構成において、第1の主表面 側100接続端子(端子メタライズ層)8、9には半導体 チップ(図示せず)が、その反対側の第2の主表面側20 0の接続端子(端子メタライズ層)8、9には別の配線基 板(図示せず)が接続される。すなわち、回路基板400 O₃ や(Ba,Sr)TiO₃、Pb(Zr,Ti)O₃、P 20 0はキャパシタ内蔵の中間基板(インターボーザ)として 用いることができる。このため、実装密度を下げること なく、デカップリングキャパシタを半導体チップに近接 して配置できる。また、本実施の形態においても、次に 示す、第2の実施の形態と同じ効果が得られることは明 らかである。

> 【0084】(1)MoやTa、Wからなる高融点金属板 より安価なFeを主成分とする導電性部材をベース基板 とした場合にも、高い温度プロセスを必要とするペロブ スカイト構造酸化物等、高い誘電率を有する誘電体層を 用いたキャパシタを内蔵させることのできる回路基板を 提供できる。

> 【0085】(2) キャパシタ40の第1の電極層5と 第2の電極層6を電源端子や接地端子に接続することに より、デカップリングキャパシタとして使用することが できる。

> 【0086】(3) 本発明の適用により、誘電体層の膜 厚が小さいキャパシタを歩留り良く製造でき、半導体装 置のスイッチングノイズの低減に有効なインダクタンス 成分の少ないデカップリングキャパシタを内蔵した回路 基板を安価に提供できるようになる。

> 【0087】次に、図 4 に示した回路基板4000の 製造方法について説明する。図8は、回路基板4000 の製造工程の一例を要部断面図で示した工程フロー図で

> 【0088】(8A)ベース基板1の第1の主表面側10 00~のキャパシタ40、第1の絶縁層7、第2の絶縁 層11、ピア12の形成:図7の(7A)~(7E)に示 した第3の実施の形態と同じ工程により、42アロイ合 金からなるベース基板1の第1の主表面側100に、キ

ピア12を形成する。用いる材料は第3の実施の形態の 場合と同じである。すなわち、第1の導電体層2はCr 膜、第2の導電体層3はITO膜、誘電体層4は(Ba, Sr)TiO。膜、第2の電極層6はCr/Cu/Cr 膜、第1の絶縁層7と第2の絶縁層11はポリイミドや エポキシ等の有機絶縁膜、ビア12はベース基板1と同 一部材である。

【0089】(8B)ベース基板1の第2の主表面側20 0の除去:第2の主表面側200の第1の導電体層2と ベース基板1の第2の主表面側200の部分を順次エッ チングし、第2の誘電体層11とピア12を第2の主表 面側200に露出させる。

【0090】(8C)第2の主表面側200の第1の絶縁 層7の形成:真空ホットプレス法等、周知の手法を用 い、プリプレグやRCC(Resin coated copper)等の有 機絶縁シートをベース基板1の第2の主表面側200に 貼り付け、第2の主表面側200に第1の絶縁層7を形 成する。なお、有機絶縁シートとしては、密着性や加工 性、耐熱性を考慮して選択すればよい。また、液状の絶 縁材料をディップコーティング法や印刷法、スプレー塗 20 布、転写法等、別の手法を用いて形成しても差し支えな いる

【0091】(8D)導電性薄膜パターン13の形成:フ ォトエッチング法やレーザ加工法等の周知の方法を用い て、第1の主表面側100および第2の主表面側200 の第1の絶縁層7の中にスルーホールを形成する。次い で、スパッタ法や真空蒸着等の物理的手法、化学蒸着 法、ゾルゲル法、めっき法等の周知の手法を用い、第1 の主表面側100と第2の主表面側200に導電性薄膜 層を成膜する。次に、フォトエッチング法等の周知の手 30 法を用いて第1の主表面側100および第2の主表面側 200に導電性薄膜パターン13を形成する。導電性薄 膜パターン13に用いる材料としては、CuやA1等、 抵抗の低い材料が好ましいが、これらに限定されるわけ ではない。信頼性を考慮して、材料の選択と層構成を選 択すればよい。

【0092】以上の工程の後に、図8の(8D)に示した 回路基板の両面を第3の絶縁層14により被覆し、所定 の場所にスルーホールを形成する。次いで、第3の絶縁 層14中に設けられたスルーホール部に端子メタライズ 40 層(接続端子)8、9を設けることにより、本実施の形態 による回路基板4000が完成する。

【0093】とこで述べた回路基板の製造方法で特徴的 な点は、ベース基板1の第1の主表面側100にキャパ シタ40を形成してから、ベース基板1内に該ベース基 板と同じ導電性部材からなる導電性ピア12を形成し、 ベース基板1の第2の主表面側200を除去することに よってピア12をベース基板1から電気的に分離してい るところにある。ここで示した製造方法によれば、第3

18

くしながら、ベース基板1内への導電性ビア12の形成 が可能になる。すなわち、 SrTiO, や(Ba,Sr) TiOs, Pb(Zr,Ti)Os, Pb(Mg1/s Nb 2/3)〇3等のペロブスカイト構造酸化物からなる誘 電体層を用いたキャパシタをピア付回路基板上に形成す る場合、600℃以上の高温プロセスの適用が可能にな る。また、ピア12のベース基板1からの電気的な分離 をベース基板1の第2の主表面側200の除去で行って いるため、第3の実施の形態に比べて、工程が簡略化さ 10 れている。

【0094】以上述べたように、本実施の形態によれ ば、MoやTa、Wからなる髙融点金属板より安価なF eを主成分とする導電性部材をベース基板 1 としなが ら、誘電率の高いペロブスカイト構造酸化物を誘電体層 4としたキャパシタ40を内蔵させることのできる、イ ンターボーザに適した、回路基板を提供できる。

【0095】なお、本実施の形態では、ベース基板1内 の導電性ピア12をベース基板1と同じ部材により形成 しているが、これに限定されるものではない。ベース基 板1にスルーホールを設け、第2の絶縁層11を充填し てから、再びスルーホールを開口し、Cu等別の材料を 該スルーホールに充填することによって導電性ビア12 を形成しても差し支えない。

【0096】次に、第5の実施の形態を以下に説明す

【0097】図5は、第5の実施の形態を要部断面図で 示したものである。図において、5000は本発明を適 用した回路基板を示し、その他の符号は図1~図4の場 合と同じである。回路基板5000では、ベース基板1 の両面にキャパシタ40が設けられており、該キャパシ タ40の第1の電極層5に接続される端子メタライズ層 8と第2の電極層6に接続される端子メタライズ層9が 第1の主表面側100と第2の主表面側200の両面に 形成されている。第1の主表面側100および第2の主 表面側200に設けられた端子メタライズ層8は導電性 のベース基板1により接続され、端子メタライズ層9は 導電性のピア12により接続されている。図5の場合に も、薄膜層によって構成される部分の詳細をわかりやす くするため、符号2~14で示した部分を拡大した。特 に、膜厚方向を拡大した。

【0098】との実施の形態は、基本的には第4の実施 の形態と同じであり、キャパシタ40が第1の主表面側 100のみではなく、第2の主表面側200にも形成さ れ、ベース基板1の中に形成された導電性ピア12によ って第1の主表面側100のキャパシタ4と第2の主表 面側200のキャパシタ40が並列接続されている点が 異なっているだけである。また、本実施の形態における 回路基板5000は第3の実施の形態で示した製造工程 によって製造できる。すなわち、この実施の形態は、第 の実施の形態と同じく、キャパシタ40の形成温度を高 50 4の実施の形態と第3の実施の形態を組合わせたもので

20

ある。従って、本実施の形態では、第4の実施の形態で得られた効果と、第3の実施の形態で得られた効果を得ることができる。すなわち、次の効果を得ることができる。

【0099】(1)MoやTa、Wからなる高融点金属板より安価なFeを主成分とする導電性部材をベース基板とした場合にも、高い温度プロセスを必要とするペロブスカイト構造酸化物等、高い誘電率を有する誘電体層を用いたキャパシタを内蔵させることのできる回路基板を提供できる。

【0100】(2)キャパシタ40の第1の電極層5と第2の電極層6を電源端子や接地端子に接続することにより、デカップリングキャパシタとして使用することができる。

【0101】(3)本発明の適用により、誘電体層の膜厚が小さいキャバシタを歩留り良く製造でき、半導体装置のスイッチングノイズの低減に有効なインダクタンス成分の少ないデカップリングキャバシタを内蔵した回路基板を安価に提供できるようになる。

【 0 1 0 2 】(4)キャパシタ内蔵の回路基板をインター 20 ボーザとして提供できる。

【0103】(5)キャパシタをベース基板の両面に形成することにより、回路基板に内蔵するキャパシタの容量を大きくできる。

[0104]

【発明の効果】以上のように、本発明によれば、MoやTa、Wからなる高融点金属板より安価なFeを主成分とする導電性部材をベース基板とした場合にも、高い温度プロセスを必要とするペロブスカイト構造酸化物等、高い誘電率を有する誘電体層を用いたキャパシタを内蔵 30させることのできる回路基板を提供できる。この回路基板のベース基板内に導電性のビアを通すことにより、キャパシタ内蔵の回路基板をインターボーザとして提供でき、更に、表裏面に形成したキャパシタを並列接続する*

* ことにより回路基板に内蔵するキャパシタの容量も大きくできる。また、本発明の適用により、誘電体層の膜厚が小さく、インダクタンス成分の少ないキャパシタを歩留り良く製造できるので、内蔵キャパシタをデカップリングキャパシタとして用いることにより、スイッチングノイズを低減した半導体装置を提供できる。

【図面の簡単な説明】

【図1】第1の実施の形態を示すキャパシタ内蔵回路基板の要部断面図である。

10 【図2】第2の実施の形態を示すキャパシタ内蔵回路基板の要部断面図である。

【図3】第3の実施の形態を示すキャバシタ内蔵回路基板の要部断面図である。

【図4】第4の実施の形態を示すキャパシタ内蔵回路基板の要部断面図である。

【図5】第5の実施の形態を示すキャパシタ内蔵回路基板の要部断面図である。

【図6】第1の実施の形態で示したキャバシタ内蔵回路 基板の製造工程例を説明するための工程フロー図であ

【図7】第3の実施の形態で示したキャパシタ内蔵回路 基板の製造工程例を説明するための工程フロー図であ る

【図8】第4の実施の形態で示したキャパシタ内蔵回路 基板の製造工程例を説明するための工程フロー図であ る。


【符号の説明】

1 …ベース基板、2 …第1の導体層、3 …第2の導体層、4 …誘電体層、5 …第1の電極層、6 …第2の電極層、7、11、14 …絶縁層、8、9 …端子メタライズ層 (接続端子)、10 …スルーホール、12 …ピア、13 …導電性薄膜パターン、40 …キャパシタ、1000、2000、3000、4000、5000 …キャパシタ内蔵回路基板

【図2】


【図1】

【図1】




1…ペース基板、 2…第1の車電体層、 3…第2の導電体層 4…哲電体層、 5…第1の電弧層、 6…第2の電弧層 40…キャパシタ、 1000…個所高級


【図2】




7…第1の差量度、8,9…除子メタライズ際、10…スルーホール、2000…回路基板



11…第2の絶差原、12…ピア、13…幕電性薄膜パターン、14…第3の絶差層、 100…第1の主表質側、200…第2の主義質側、<u>2000</u>…回路基框





フロントページの続き

(51)Int.Cl.	· · · · · · · · · · · · · · · · · · ·		FΙ					∹−2⊐− }	'(参考)
H 0 5 K	1/09		HOlL	23/12			В		
	1/16		H 0 1 G	4/06		1 0	2		
(72)発明者	阿部 洋一		Fターム(§	参考)	4E351 A	14 BB0	L BBO3	BB23	BB24
	神奈川県横浜市戸塚区吉田町292番地	株			В	26 BB29) BB31	BB32	BB38
	式会社日立製作所生産技術研究所内				C	.08 CC10) DD02	DD05	DD06
(72)発明者	松嶋 直樹				D	11 DD14	1 DD17	DD19	DD20
	神奈川県横浜市戸塚区吉田町292番地	株			D	31 DD3	5 DD37	DD42	GG04
	式会社日立製作所生産技術研究所内				G	06			
(72)発明者	長谷部 健彦				5E001 A	03 AB06	5 AC04	AE01	AE02
	神奈川県横浜市戸塚区吉田町292番地	株			Al	03 AH0	L AHO2	AH03	AJ01
	式会社日立製作所生産技術研究所内				A	02			
					5E082 A	01 AB03	3 EE05	EE35	FF05
					F	03 FG26	5 FG42	LL02	PP06
					5E315 A	O5 BBO	L BB02	BB03	BB05
					В	09 CC16	DD13	GG07	